普林斯頓大學（Princeton University）研究團隊於 2026 年 6 月 24 日在 IEEE 發表最新論文，提出以機器學習自動設計射頻積體電路（RFIC）的完整端到端流程，將傳統高度依賴資深工程師經驗、動輒耗費數月的設計工作，壓縮至約 6 分鐘即可生成可製造的晶片電路布局。

研究整合三種 AI 技術：

  • 強化學習（Reinforcement Learning）：引導設計搜索空間最佳化
  • 逆向設計（Inverse Design）：從目標規格反推最佳電路架構
  • 擴散模型（Diffusion Model）：生成電路元件布局

此外，研究團隊同步開發了 AI 電磁模擬器，將傳統電磁模擬所需的分鐘至小時等級運算時間壓縮至毫秒級，大幅加快設計迭代速度。需注意的是，初始模型訓練階段仍需數天至一週。

RFIC 是無線通訊的核心元件，廣泛應用於智慧手機、AirTag、5G/6G 基地台、自駕車、衛星與量子通訊等領域。

重點

  • 端到端 RFIC 設計流程：從數月 → 約 6 分鐘
  • 電磁模擬速度：從分鐘/小時 → 毫秒級
  • 核心技術：強化學習 + 逆向設計 + 擴散模型
  • 初始模型訓練仍需數天至一週
  • 論文已於 IEEE 公開發表

編輯按

晶片設計自動化（EDA with AI）是目前學術界與業界積極投入的方向，此研究展示了 AI 生成式方法在 RF 電路設計上的突破性潛力。若此技術成熟並商業化，將大幅降低 RFIC 設計門檻，對 5G/6G 元件及無線通訊產業具有深遠影響。

本文由 AI 整理，原文：TechNews 科技新報